



Universidad
de Huelva

Fundamentos de Computadores

1º Curso del Grado en Ingeniería Informática

Tema 1

Relación de problemas

Problemas del tema 6

1. Un sistema posee cuatro variables de entrada **D**, **C**, **B** y **A**. y dos salidas **E** y **F**. La salida **E** debe adoptar un nivel alto siempre que el número de entradas que se encuentran a nivel alto sea superior al de entradas que se encuentran a nivel bajo. La salida **F** debe adoptar un nivel alto cuando el número de entradas que se encuentran a nivel alto sea igual al de entradas que se encuentran a nivel bajo.

Implementar el sistema mediante:

- a) Una PLA del menor tamaño posible, representando la siguiente información:

- Estructura interna de la PLA una vez programada.
- Tabla de programación de la PLA.
- Diagrama lógico del circuito.

- b) Una PAL del menor tamaño posible, representando la siguiente información:

- Estructura interna de la PAL una vez programada.
- Tabla de programación de la PAL.
- Diagrama lógico del circuito.

2. Diseñar un detector de magnitud relativa que reciba dos números binarios de dos bits A_1A_0 y B_1B_0 y active la salida correspondiente si éstos son iguales ($A=B$), si A es menor que B ($A<B$) o si A es mayor que B ($A>B$).

Implementar el sistema mediante:

- a) Una PLA del menor tamaño posible, representando la siguiente información:

- Estructura interna de la PLA una vez programada.
- Tabla de programación de la PLA.
- Diagrama lógico del circuito.

- b) Una PROM, representando la siguiente información:

- Estructura interna de la PROM una vez programada.
- Tabla de programación de la PROM.
- Diagrama lógico del circuito.

3. Un circuito lógico posee cinco entradas **E**, **D**, **C**, **B** y **A**, y una salida **S**. La combinación de cuatro bits formada por las entradas DCBA representa a un dígito decimal expresado en código BCD 5-4-2-1. La quinta entrada (E) actúa como entrada de control, de modo que cuando adopta un nivel bajo la salida se activa si el valor decimal correspondiente a la combinación de entrada es impar, y cuando adopta un nivel alto la salida se activa si el valor decimal correspondiente a la combinación de entrada es múltiplo de tres. En cualquier caso, si la combinación aplicada a DCBA no pertenece al código BCD 5-4-2-1 la salida permanece inactiva.

Implementar el sistema mediante el empleo de una PAL del tamaño mínimo necesario, representando la siguiente información:

- a) Estructura interna de la PAL una vez programada.
- b) Tabla de programación de la PAL.
- c) Diagrama lógico del circuito.

4. Se desea transmitir una combinación de cuatro bits expresada en código binario natural entre dos lugares alejados físicamente. Para poder detectar los errores que se produzcan durante la transmisión, se desea añadir al código de entrada un bit de paridad par.

Implementar un sistema que genere este bit de paridad mediante:

- a) Una PLA del menor tamaño posible, representando la siguiente información:
 - Estructura interna de la PLA una vez programada.
 - Tabla de programación de la PLA.
 - Diagrama lógico del circuito.
- b) Una PAL del menor tamaño posible, representando la siguiente información:
 - Estructura interna de la PAL una vez programada.
 - Tabla de programación de la PAL.
 - Diagrama lógico del circuito.
- c) Una PROM, representando la siguiente información:
 - Estructura interna de la PROM una vez programada.
 - Tabla de programación de la PROM.
 - Diagrama lógico del circuito.